创建自己的小题库
搜索
芯动力——硬件加速设计方法（西南交通大学）
题数
87
售价
¥8
手机预览
收藏
分享
复制链接
新浪微博
分享QQ
微信扫一扫
复制链接新浪微博分享QQ微信扫一扫去刷题
简介
...更多
0道
0道
0道
章节目录
题目预览(可预览10题)
【单选题】
[1/87]对于深度为16的FIFO，其读写地址有（）bit，读写指针有（）bit
A.
5,4
B.
4,4
C.
4,5
D.
5,5
参考答案：
C
参考解析：
无
【单选题】
[2/87]多bit数据流在跨时钟域传播时，需要采用FIFO或者SRAM来降低亚稳态出现的概率
A.
正确
B.
错误
参考答案：
A
参考解析：
无
【单选题】
[3/87]逻辑综合所使用的工艺库是由 Foundary 提供的，一般是.db 的格式。
A.
正确
B.
错误
参考答案：
A
参考解析：
无
【单选题】
[4/87]时钟信号可使用xdc约束脚本进行约束和配置
A.
正确
B.
错误
参考答案：
A
参考解析：
无
【判断题】
[5/87]多if语句对应的电路是一个有优先级的多路选择器。
A.
正确
B.
错误
参考答案：
A
参考解析：
无
【单选题】
[6/87]ull case语句可以把电路综合成一个分支全面的电路，消除因分支不全引起的latch。
A.
正确
B.
错误
参考答案：
A
参考解析：
无
【单选题】
[7/87]以下哪种结构可直接使用verilog代码实现，而不需要优先考虑使用IP核？
A.
SDRAM
B.
SRAM
C.
register file
D.
FIFO
参考答案：
C
参考解析：
无
【简答题】
[8/87]请问相比静态时序分析，动态仿真的主要缺点是什么？
参考答案：
时间长，测试向量难以把功能点覆盖全面
参考解析：
无
【单选题】
[9/87]output =#30 1’b0，该赋值语句中，#30所表示的延迟值在逻辑综合中将被综合为延迟为10个单位值的缓冲器。
A.
正确
B.
错误
参考答案：
B
参考解析：
无
【简答题】
[10/87]DC综合过程中所使用的工艺库通常有哪三种？
参考答案：
目标库（target library）、链接库（link library）、符号库（symbol library）。
参考解析：
无
