创建自己的小题库
搜索
【单选题】
在存储体系中，两个重要层次是高速缓存与主存、主存与辅存，这两层次的共同点是
A.
都为提高存储体系的速度
B.
都需要硬件来实现
C.
地址变换，失效时要替换
D.
都对程序员透明
手机使用
分享
复制链接
新浪微博
分享QQ
微信扫一扫
反馈
收藏
举报参考答案：
举一反三
【单选题】已知单个存储器的存取周期为100ns，总线传输周期为20ns，则当采用低位交叉编址的多模块存储器时，存储体数应（ ）
A.
小于等于5
B.
大于等于5
C.
大于5
D.
小于5
【单选题】在高速缓存系统中,主存容量为12 MB, Cach容量为400 KB,则该存储系统的容量为( )
A.
12 MB +400 KB
B.
12 MB
C.
12 MB~12 MB + 400 KB
D.
12 MB-400 KB
【单选题】关于主存,以下叙述中正确的是______
A.
CPU可以直接访问主存，但不能直接访问辅存
B.
CPU可以直接访问主存，也能直接访问辅存
C.
CPU不能直接访问主存，也不能直接访问辅存
D.
CPU不能直接访问主存，但能直接访问辅存
【单选题】在存储体系中，两个重要层次是高速缓存与主存、主存与辅存，这两层次的共同点是
A.
都为提高存储体系的速度
B.
都需要硬件来实现
C.
地址变换，失效时要替换
D.
都对程序员透明
【单选题】主存和CPU之间增加高速缓存的主要目的是( )。
A.
解决CPU 和主存之间的速度匹配问题
B.
扩大主存容量
C.
既扩大主存容量，又提高存取速度
D.
提高计算机的I/O处理能力
【单选题】在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效(平均)存取时间不超过Cache存取时间的110%，则Cache的命中率至少应为______。
A.
90%
B.
98%
C.
95%
D.
99%
相关题目：
【单选题】已知单个存储器的存取周期为100ns，总线传输周期为20ns，则当采用低位交叉编址的多模块存储器时，存储体数应（ ）
A.
小于等于5
B.
大于等于5
C.
大于5
D.
小于5
【单选题】在高速缓存系统中,主存容量为12 MB, Cach容量为400 KB,则该存储系统的容量为( )
A.
12 MB +400 KB
B.
12 MB
C.
12 MB~12 MB + 400 KB
D.
12 MB-400 KB
【单选题】关于主存,以下叙述中正确的是______
A.
CPU可以直接访问主存，但不能直接访问辅存
B.
CPU可以直接访问主存，也能直接访问辅存
C.
CPU不能直接访问主存，也不能直接访问辅存
D.
CPU不能直接访问主存，但能直接访问辅存
【单选题】在存储体系中，两个重要层次是高速缓存与主存、主存与辅存，这两层次的共同点是
A.
都为提高存储体系的速度
B.
都需要硬件来实现
C.
地址变换，失效时要替换
D.
都对程序员透明
【单选题】主存和CPU之间增加高速缓存的主要目的是( )。
A.
解决CPU 和主存之间的速度匹配问题
B.
扩大主存容量
C.
既扩大主存容量，又提高存取速度
D.
提高计算机的I/O处理能力
【单选题】在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效(平均)存取时间不超过Cache存取时间的110%，则Cache的命中率至少应为______。
A.
90%
B.
98%
C.
95%
D.
99%
参考解析：
AI解析
重新生成
题目纠错 0
发布
